Le nœud Intel 18A serait bloqué à 10 % de rendement, la densité SRAM est également à la traîne de la prochaine technologie 2 nm de TSMC

Le processus 18A est prévu pour les principaux produits Intel en 2025

En un mot: L'ambitieux nœud 18A d'Intel est aux prises avec deux obstacles importants à l'approche de la production : des taux de rendement qui languissent en dessous de 10 % et un désavantage critique en termes de densité SRAM par rapport au processus N2 concurrent de TSMC. Ces défis pourraient entraver le déploiement du nœud dans les portefeuilles de processeurs, d'IA et de puces personnalisées de nouvelle génération d'Intel.

Des rapports récents indiquent qu'Intel est confronté à d'importants problèmes de rendement avec son nœud 18A, ce qui pourrait retarder son calendrier de production de masse. Selon le journal sud-coréen Chosun, les taux de rendement actuels sont inférieurs à 10 %, ce qui signifie que près de neuf puces fabriquées sur dix sont défectueuses.

Il s'agit d'un problème majeur, d'autant plus qu'Intel a déjà annulé son nœud de processus 20A (classe 2 nm) pour les clients Foundry et a transféré les ressources vers le nœud 18A (classe 1,8 nm). Si le taux de rendement inférieur à 10 % s’avère exact, cela pourrait rendre le nœud impropre à la production commerciale, du moins jusqu’à ce que des améliorations significatives soient apportées.

Le défi consistant à regrouper les transistors dans des configurations de plus en plus denses au niveau de ces nœuds de pointe constitue un formidable obstacle technique affectant l’ensemble de l’industrie des semi-conducteurs. Le rendement de la fonderie de Samsung pour les processus inférieurs à 3 nm est actuellement inférieur à 50 %, le rendement de sa technologie Gate-All-Around (GAA) étant apparemment aussi faible que 10 à 20 %.

Il y a cependant des raisons d'être optimiste concernant le nœud 18A d'Intel, car la société a encore plusieurs mois pour affiner le processus avant sa rampe de production prévue pour 2025. Le gain potentiel est important, puisque 18 A devraient alimenter des produits de haut niveau tels que les puces de serveur Clearwater Forest d'Intel, les processeurs mobiles Panther Lake et le silicium IA personnalisé.

Si Intel parvient à améliorer rapidement les rendements du 18A à des niveaux respectables – au-dessus de 60 % dans les mois à venir – le décor pourrait encore être préparé pour que ce nœud pilote la prochaine génération de produits de l'entreprise.

Cela dit, les problèmes de rendement ne sont pas le seul défi auquel Intel est confronté avec le 18A. TSMC aurait gagné un avantage dans un autre domaine critique : la densité SRAM.

Selon le programme avancé ISSCC 2025, le nœud N2 (classe 2 nm) de TSMC réduit les cellules binaires SRAM haute densité jusqu'à environ 0,0175 μm², atteignant une densité de 38 Mb/mm². En revanche, le nœud 18A d'Intel atteint 0,021 μm² et 31,8 Mb/mm², ce qui est plus proche des nœuds N3E et N5 de TSMC de génération précédente – une différence notable.

Étant donné que les conceptions de puces nécessitent davantage de SRAM, il est essentiel d’augmenter la densité de ces minuscules cellules mémoire pour conserver des conceptions compactes et efficaces. C’est là que les transistors à grille globale (GAA) entrent en jeu.

En contrôlant le canal de tous les côtés, les transistors GAA permettent une mise à l'échelle plus précise par rapport aux finFET traditionnels. Ce contrôle strict réduit les fuites dans les petites dimensions, permettant ainsi une SRAM à plus haute densité. Intel et TSMC utilisent GAA pour réduire leurs cellules binaires SRAM, mais TSMC a réussi à les regrouper encore plus densément avec son nœud N2.